Searching PAJ 1/1 ページ

## PATENT ABSTRACTS OF JAPAN

(11)Publication number: 10-240576 (43)Date of publication of application: 11.09.1998

(51)Int.Cl. G06F 11/28 G06F 9/06


(21)Application number : 09-045144 (71)Applicant : SONY CORP (22)Date of filing : 28.02.1997 (72)Inventor : AOYAMA KOJI KONDO YOSHITO

# (54) VERIFICATION DEVICE AND METHOD

## (57)Abstract:

PROBLEM TO BE SOLVED: To verify the respective functions of a DSP(digital signal processor) in details in a short time.

SOLUTION: The data of verification conditions are inputted to a simulation condition input part 1 and an application program is supplied from a recording medium 101 to a buffer 102 for input data first. Then, the inputted data of the conditions and image data inputted to an image data input part 103 are supplied to the buffer 102 for the input data. Then, the buffer 102 for the input data outputs the application program described by an instruction set for the DSP to a verification part 2 along with the data and the verification part 2 performs verification corresponding to the verification conditions supplied from the buffer 102 for the input data. Then, the verification part 2 outputs debugging information, signal waveform information and the image data after a processing which are the results of the verification respectively to a debugging information display part 5, a



signal waveform information display part 6 and a processed image display part 7.

## (19)日本国特許庁 (JP) (12) 公開特許公報(A) (11)特許出願公開番号

## 特開平10-240576

(43)公開日 平成10年(1998) 9月11日


(51) Int.Cl. <sup>6</sup>	歲別記号	FΙ	
G06F 11/28	3 4 0	G06F 11/28	340A
9/06	540	9/06	540U

#### 審査請求 未請求 請求項の数5 OL (全 7 頁)

(21)出願番号	特顯平9-45144	(71)出願人 000002185
		ソニー株式会社
(22)出願日	平成9年(1997)2月28日	東京都品川区北品川6丁目7番35号
		(72)発明者 青山 幸治
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(72)発明者 近藤 芳人
		東京都品川区北品川6丁目7番35号 ソニ
		一株式会社内
		(74)代理人 弁理士 稲本 義雄
		(12) IGEN NIGHT WITH GOVE
		1

### (54) 【発明の名称】 検証装置および方法

(57)



検証装置

(2)

Application Specif
ic Integrated Circuit

Digital Signal Processor

3 (3)

Standard Definition
High Definition

(4) 


Verilog Hardwa re Description Language VHSIC HDL

(5)

7 8

10

20



画像の種類:

デバック情報: [DSP内の加算器のレジスタ値]

[DSP内の除算器のレジスタ値] [DSP内のプログラムカウンタ値]

[DSP内の演算器のI/Oピンの全情報 に対応する値] 被形情報:

DSP モデルの種類: [ハードウェアとソフトウェアの両方 に対応する値]

検証条件の一例

%L1=(P1+P2)/2

add rl, Pl, P2; divi Ll, rl, 2;

%L2=(P3+P4)/2

add rl, P3, P4;

divi L2, r1, 2;

%L3=(P1+P3)/2

add rl, Pl, P3; divi L3, r1, 2;

%L4=(P2+P4)/2 add rl, P2, P4;


divi L4, r1, 2;


%L5=(L1+L2)/2

add r1, L1, L2;


divi 15, rl, 2;

5






04145200 # add r1, P1, P2; 4A104002 # divi L1, r1, 2; 04145300 # add r1, P3, P4; 4A204002 # divi L2, r1, 2; 04149400 # add rl, P1, P3; 4A304002 # divi L3, r1, 2; 04149400 # add rl, P2, P4; 4A404002 # divi L4, r1, 2; 04185200 # add rl, Ll, L2; 4A504002 # divi L5, r1, 2;



ソフトウェアモデルだけを利用した検証装置



ハードウェアモデルだけを利用した検証装置